ジョージア工科大、グラフェンpn接合を自己組織化的に形成

このエントリーをはてなブックマークに追加
Share on Facebook

ジョージア工科大学の研究チームが、グラフェンの格子構造やキャリア移動度を損なわずに、pn接合を自己組織化的に形成する技術を開発したとのこと。2012年11月の米国材料科学会秋季大会で報告した。ACS Applied Materials & Interfaces および the Journal of Physical Chemistry C に関連論文が掲載されている。

グラフェンpn接合を形成したウェハーを手にする Hossein Sojoudi 氏 (Georgia Tech Photo: Gary Meek)

従来グラフェンへのp型およびn型ドーピング技術としては、グラフェンの炭素原子の一部を窒素原子で置換したり、グラフェン表面を化学修飾したり、グラフェンナノリボン端部を修飾したりする方法があった。しかし、これらの方法は、グラフェンの格子構造の一部を損なうため、キャリア移動度が低下したり、長期的な材料安定性に影響を及ぼすといった問題があった。

今回開発された方法では、グラフェンを直接改変するのではなく、自己組織化単一層(SAM:self-assembled monolayers)のパターニングを利用することによってp型およびn型にドーピング制御されたグラフェンを形成する。SAMの表面にグラフェンを成膜し、SAMとグラフェン間で電子の供与または引き抜きを行うことによって、グラフェンの電子特性を調整する。

グラフェンが他の材料と接触するとき、その接触界面は必ず何らかの物性変化をグラフェンにもたらす。今回、制御可能なやり方でこの効果を利用することによって、pn接合の形成が可能になった。

SAMは誘電体基板に貼り合わせられ、表面にグラフェンを成膜した状態とする。200℃の温度条件で熱的に安定する。SAMのパターニングには、3-Aminopropyltriethoxysilane (APTES) および perfluorooctyltriethoxysilane (PFES) を利用。これらを使って、任意の領域をp型またはn型にパターニングできる。ドーピングのレベルも制御可能となる。パターニングには、APTES/PFES以外にも多くの商用化されている材料が利用可能であるという。

この方法でpn接合が作製できることは、電界効果トランジスタ(FET)の形成によって確認された。電流電圧曲線の特性からは、2つの別々なディラックポイントが存在していることが示された。これはグラフェンのp型領域とn型領域の間にある中性点でのエネルギー分離を示唆しているという。

作製プロセスとしては、まずCVDで銅箔上にグラフェンを成膜する。次に、スピンコートによってグラフェン表面にPMMAの厚膜を形成する。下層の銅箔が除去され、PMMAがグラフェン支持基板の役目を果たす。SAMにグラフェンを転写し、PMMAを除去する。

研究チームでは現在、他のデバイス上に直接・低温でCVDグラフェン成膜を行えるようにするための前駆体材料の探索も行っている。これにより、グラフェンの転写プロセスが不要になるという。グラフェンを低コストかつ低温でデバイス上に大面積成膜できるようになれば、ディスプレイ、太陽電池、有機ELなど幅広い用途に応用できると考えられる。


発表資料

おすすめ記事

Related Posts Plugin for WordPress, Blogger...