UCLA、量産化可能な高品質グラフェントランジスタの作製技術を開発

このエントリーをはてなブックマークに追加
Share on Facebook

カリフォルニア大学ロサンゼルス校(UCLA)の研究チームが、量産化可能な高品質グラフェントランジスタの作製技術を開発したとのこと。超高周波回路などでグラフェンを使ったデバイスの応用に期待がかかる。2012年7月2日付の米国科学アカデミー紀要(PNAS)オンライン版に論文が掲載されている。

自己整合型グラフェントランジスタのイメージ (出所:UCLA)

この方法では、従来のリソグラフィ、成膜、エッチング工程を使って犠牲基板上にゲートスタック配列を形成し、任意の基板にこれを転写する。ゲートスタックが転写される基板の表面には、グラフェンのストリップを成膜しておく。

転写されたゲートスタック固有の構造によって、基板上で自己整合プロセスが起こる。この自己整合プロセスを利用して、ソース-ドレイン電極の精密な配置が可能となり、アクセス抵抗あるいは寄生容量を最小化することができるという。

研究チームは、このプロセスによって、自己整合型グラフェントランジスタの量産化が可能になったとする。作製されたグラフェントランジスタのカットオフ周波数は427GHzであり、これまで報告されている中で最高となっている。

自己整合型グラフェントランジスタの形成プロセス (Xiangfeng Duan et al., PNAS 2012. doi: 10.1073/pnas.1205696109)

論文で図示されているゲートスタック配列の形成プロセスは次のとおり。

(A)Si/SiO2基板に電子線蒸着法によって膜厚50nmのAu薄膜を成膜。次に、標準的な原子層堆積法(ALD)によってAl2O3薄膜を成膜する。(B)リソグラフィとメタライゼーションの標準プロセス後、反応性イオンエッチング(RIE)により誘電体ストリップのパターンを形成する。(C)ALDによってAl2O3薄膜を成膜し、ゲート側壁にスペーサを形成する。(D)異方性RIEプロセスによってゲートメタルおよび基板表面の不要なAl2O3薄膜を除去。(E)ポリマー層をスピンキャストし、ゲートスタックがAu薄膜とポリマー層に挟まれた状態にする。このとき、ポリマー層のガラス転移温度は、放熱テープのガラス転移温度に近いものとする。いったん放熱テープを貼ってから剥がすと、ゲートスタックも一緒に剥がれる。(F)ゲートスタックがSi基板から剥離する。ゲート表面の金薄膜をエッチングで除去すると、放熱プロセスによってゲートスタックを任意のグラフェン基板上に転写できるようになる。(G)アセトンリンスによってポリマー層を除去。グラフェンのストリップ上にゲートスタックだけが残る。(H)ソース、ドレイン、トップゲート電極を電子線リソグラフィによって形成する。次に、膜厚5nm/10nmのPb/Au金属薄膜を成膜すると、ソース・ドレイン電極が自己整合化する。(I)はデバイスの断面図。

自己整合型グラフェントランジスタの顕微鏡画像 (Xiangfeng Duan et al., PNAS 2012. doi: 10.1073/pnas.1205696109)

上の画像は、今回作製された自己整合型のグラフェントランジスタである。(A)ガラス基板上に転写されたゲートスタック。(B)Si表面に膜厚300nmのSiO2薄膜を成膜したSi/SiO2基板上に形成したグラフェントランジスタの光学顕微鏡画像。スケールバーは100μm。(C)ゲートスタックが転写されたグラフェントランジスタのSEM画像。スケールバーは2μm。(D)デバイス全体のTEM断面像。スケールバーは30nmとなっている。


発表資料

おすすめ記事

Related Posts Plugin for WordPress, Blogger...